Resumen de patentes

Jul 08, 2023

Número de patente 5.396.502

La presente invención es para una Unidad de Corrección de Errores (ECU) que utiliza una arquitectura de pila única para la generación, reducción y evaluación de los polinomios involucrados en la corrección de un código Reed-Solomon. El circuito utiliza el mismo hardware para generar los síndromes, reducir los polinomios .OMEGA.(x) y .LAMBDA.(x) y evaluar los polinomios .OMEGA.(x) y .LAMBDA.(x). Algunos de los detalles específicos involucrados en el cálculo y la reducción de los polinomios mencionados anteriormente también son novedosos. Primero, la implementación del multiplicador de campo general de Galois es nueva y más rápida que las implementaciones anteriores. En segundo lugar, el circuito para implementar la función inversa del campo de Galois no ha aparecido en los diseños de la técnica anterior. En tercer lugar, se utiliza un nuevo método para generar los polinomios OMEGA(x) y LAMBDA(x) (incluyendo la alineación de estos polinomios antes de la evaluación). Cuarto, las correcciones se realizan en el mismo orden en que se reciben utilizando un paso de premultiplicación antes de la evaluación. En quinto lugar, se utiliza un método novedoso para implementar indicadores de errores incorregibles. En sexto lugar, la ECU se basa en datos, por lo que no sucede nada si no hay datos presentes. Finalmente, los datos entrelazados se manejan internamente en el chip.

Número de patente 5.532.693

Un sistema de compresión de datos adaptativo sin pérdidas con lógica de coincidencia de cadenas sistólicas realiza la compresión y descompresión a una velocidad máxima de un símbolo por ciclo de reloj. El sistema de compresión de datos adaptativo utiliza una mejora del algoritmo LZ1. Se utiliza una memoria direccionable de contenido (CAM) para almacenar los últimos n símbolos de entrada. El CAM es estacionario, los datos almacenados no se desplazan por el CAM, sino que el CAM se utiliza como una cola circular controlada por un contador de puntero de dirección de escritura (WREN). Durante una operación de compresión, se puede escribir un nuevo símbolo de entrada en el CAM en cada ciclo de reloj, mientras simultáneamente se busca el símbolo de entrada en el resto del CAM. Asociada con cada palabra de la matriz CAM hay una máquina de estado de coincidencia de cadenas (SMSM) y un módulo de lógica de direcciones (ALM). Estos módulos detectan la aparición de cadenas almacenadas en la matriz CAM que coinciden con la cadena de entrada actual e informan la dirección de la cadena coincidente más larga más cercana al puntero de dirección de escritura. Los módulos SMSM constituyen una matriz lógica sistólica, donde la información de estado se desplaza sincrónicamente en la dirección del puntero de dirección de escritura. Las cadenas están representadas por un código de cadena que incluye un valor de longitud, que representa la longitud de la cadena, y un valor de posición, que representa la posición en el CAM del comienzo de la cadena. Durante una operación de descompresión, los símbolos individuales y los códigos de cadena se ingresan al sistema. Los símbolos se almacenan en la CAM y la lógica de control genera los símbolos de datos descomprimidos utilizando los datos almacenados y los códigos de cadena.

Número de patente 5.666.646

La presente invención se refiere a un sistema de conversión de RF mejorado. El sistema convertidor de RF se compone de una pluralidad de módulos convertidores de RF que están configurados para el funcionamiento redundante del sistema utilizando conmutación de protección distribuida en una configuración activa de "cadena tipo margarita". La configuración en “cadena tipo margarita” distribuye las funciones de conmutación de protección del convertidor a cada módulo convertidor de RF individual a través de un módulo de conmutación acoplado a cada uno de los módulos convertidores de RF. La “conexión en cadena” termina en un convertidor de RF de respaldo que asume la frecuencia y atenuación de un módulo convertidor de RF defectuoso. Un bus de alta velocidad proporciona una interfaz de comunicación entre cada uno de los módulos convertidores de RF en línea y el módulo convertidor de RF de respaldo para que el módulo convertidor de RF de respaldo pueda detectar fallas y reconfigurar el sistema para reemplazar un módulo convertidor de RF fallido. Cuando se detecta una falla en un módulo convertidor de RF, el módulo convertidor de RF con falla se puede desconectar del sistema de conversión de RF activo separando el módulo convertidor de RF de su módulo de interruptor dejando el sistema de conversión de RF activo en línea intacto a través del módulo de interruptor. La conmutación de protección distribuida en una configuración activa de "cadena tipo margarita" también se puede utilizar para proporcionar protección de respaldo confiable para otros tipos de equipos de comunicación.

Número de patente 5.682.514

Un aparato para aumentar el acceso a datos en una red orientada a archivos comprende una computadora servidor de archivos que tiene un sistema operativo, una primera memoria, una memoria de almacenamiento permanente y un procesador, una computadora de verificación de caché conectada operativamente a la computadora servidor de archivos de una manera para formar una red para transferir datos rápidamente, teniendo la computadora de verificación de caché un sistema operativo, una primera memoria y un procesador con medios para realizar una operación sobre datos almacenados en la memoria de almacenamiento permanente de la computadora servidor de archivos para producir una firma de los datos, un control remoto computadora cliente que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador con medios para realizar una operación sobre datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicaciones que se conecta operativamente a la computadora cliente remota al computadora de verificación de caché y la computadora servidor de archivos, y un comparador asociado operativamente con la computadora de verificación de caché para comparar las firmas de datos entre sí para determinar si la firma de datos del cliente remoto es válida.

Número de patente 5.694.125

Una ventana deslizante con un sistema de compresión de datos de gran espacio es fácil de implementar y proporciona una buena compresión en una amplia variedad de imágenes de dos niveles. Se utiliza un compresor de ventana deslizante con un tamaño de ventana muy pequeño junto con una memoria intermedia de almacenamiento que es lo suficientemente grande como para contener al menos una línea completa de exploración de símbolos de datos. Acoplado al buffer de almacenamiento hay un circuito que verifica la coincidencia entre el símbolo de datos entrantes y un símbolo almacenado en una ubicación programable específica. Esta ubicación programable está preferiblemente exactamente a una longitud de línea de exploración de distancia. Las ubicaciones de coincidencia están dentro del rango de la ventana pequeña o exactamente iguales a la ubicación programable específica. Todo el compresor puede verse como una ventana corredera con un gran espacio (SWBG). Esta ventana deslizante tiene una longitud correspondiente a la longitud de la línea de exploración, compuesta por una ventana pequeña seguida de un espacio grande y luego una ubicación programable específica, al final de la línea de exploración.

Número de patente 5.822.341

Una estructura de bloque de memoria para uso dentro de un decodificador Viterbi incluye múltiples RAM de doble puerto configuradas como RAM multipuerto. La estructura del bloque de memoria está configurada para permitir una operación de escritura de una palabra y una operación de lectura de N palabras durante un único ciclo de reloj para lograr un símbolo de salida decodificado por período de reloj usando el algoritmo de Viterbi. Al utilizar RAM de doble puerto, se logra una estructura de bloques de memoria más densa y menos costosa. Un flujo codificado de símbolos de entrada se introduce en el decodificador Viterbi y se escribe en la estructura del bloque de memoria, una palabra a la vez. Una vez que los bits X+Y se han escrito en la estructura del bloque de memoria, el decodificador leerá N palabras de la estructura del bloque de memoria, simultáneamente, leyendo de nuevo las palabras X+Y y emitiendo Y bits N a la vez al final del seguimiento. de vuelta a través de la memoria. Este proceso se repite una vez que las siguientes palabras Y se han escrito en el bloque de memoria 22, rastreándose las palabras X+Y y emitiéndose los bits Y apropiados, hasta que se haya decodificado todo el flujo codificado de símbolos de entrada.

Número de patente 5.835.943

Un aparato para aumentar el acceso a datos en una red incluye una computadora servidor de archivos que tiene una memoria de almacenamiento permanente, una computadora verificadora de caché conectada operativamente a la computadora servidor de archivos de manera que forme una red para transferir datos rápidamente, teniendo la computadora verificadora de caché un dispositivo operativo sistema, una primera memoria y un procesador con medios para realizar una operación sobre datos almacenados en la memoria de almacenamiento permanente de la computadora servidor de archivos para producir una firma de los datos característicos de uno de un archivo y directorio, una computadora cliente remota que tiene un sistema operativo sistema, una primera memoria, una memoria caché y un procesador con medios para realizar una operación sobre datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicación conectado operativamente a la computadora cliente remota a la computadora verificadora de caché y el computadora servidor de archivos y comparadores asociados operativamente con la computadora de verificación de caché y la computadora cliente remota para comparar las firmas de datos entre sí para determinar si la firma de datos del cliente remoto es válida.

Número de patente 6.012.085

Un aparato para aumentar el acceso a datos en una red incluye una computadora servidor de archivos/objetos que tiene una memoria de almacenamiento permanente, una computadora de verificación de caché conectada operativamente a la computadora servidor de archivos/objetos de manera que forme una red para transferir datos rápidamente, la computadora de verificación de caché computadora que tiene un sistema operativo, una primera memoria y un procesador capaz de realizar una operación sobre los datos almacenados en la memoria de almacenamiento permanente de la computadora servidor de archivos/objetos para producir una firma de los datos característicos de uno de un archivo, un objeto y un directorio, una computadora cliente remota que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador capaz de realizar una operación con datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicaciones conectado operativamente al cliente remoto computadora a la computadora de verificación de caché y la computadora servidor de archivos/objetos y comparadores asociados operativamente con la computadora de verificación de caché y la computadora cliente remota para comparar las firmas de datos entre sí para determinar si la firma de datos del cliente remoto es válida.

Número de patente 6.028.460

Un sintetizador híbrido multifrecuencia se compone de un bucle de bloqueo de fase analógico, un bucle de bloqueo de fase digital y un monitor de bucle de bloqueo de fase. El bucle de bloqueo de fase digital proporciona un modo de adquisición de frecuencia preciso y acelerado para el sintetizador. El bucle de bloqueo de fase analógico proporciona un modo de funcionamiento robusto una vez que se logra la adquisición de frecuencia. El monitor de bucle de bloqueo de fase proporciona un circuito de control que monitorea el sintetizador en busca de perturbaciones de frecuencia y fase. El monitor de bucle de bloqueo de fase controla un interruptor electrónico que selecciona el bucle de bloqueo de fase analógico o digital. La invención se caracteriza además por un filtrado de paso de banda programable, detección de sensibilidad máxima y una función de bloqueo rápido.

Número de patente 6.122.637

Un aparato que tiene una computadora servidor de objetos que tiene un sistema operativo, una primera memoria, una memoria de almacenamiento permanente y un procesador con un módulo para realizar una operación en datos de un objeto predeterminado almacenados en la memoria de almacenamiento permanente de la computadora servidor de objetos para producir un objeto. firma de la computadora servidor de los datos del objeto predeterminado y una computadora cliente remota asociada operativamente con la computadora servidor del objeto que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador con un módulo para realizar una operación en datos de objeto predeterminados similares almacenados en el memoria caché y recuperación de la firma de los datos del objeto predeterminados similares, y un comparador asociado operativamente con la computadora cliente remota para comparar la firma de los datos del objeto predeterminados similares con la firma de los datos del objeto predeterminados similares para determinar si la firma de los datos del objeto predeterminados similares es válida.

Número de patente 6.339.787

Un aparato para aumentar el acceso a datos a partir de datos del tipo que incluye al menos uno de entre un archivo, un objeto y un directorio en una red orientada a archivos/objetos, comprende una computadora servidor de archivos/objetos que tiene un sistema operativo, una primera memoria, un almacenamiento permanente memoria y un procesador, una computadora cliente remota conectada operativamente a la computadora servidor de archivos/objetos de una manera para transferir rápidamente objetos de datos, que tiene un sistema operativo, una primera memoria, una memoria de almacenamiento permanente y un procesador, un enlace de comunicación operativamente conectar la computadora cliente remota y la computadora servidor de archivos/objetos incluyendo un enrutador para enrutamiento entre una WAN y una LAN, software asociado operativamente con una de la computadora servidor de archivos/objetos y la computadora cliente remota para determinar si los objetos de datos se transfieren a través de la WAN o LAN, software asociado operativamente con una de la computadora servidor de archivos/objetos y la computadora cliente remota para comprimir los objetos de datos al detectar la transferencia a través de la WAN, y software para ensamblar los objetos de datos en una secuencia y transferir los objetos de datos a través de uno de la WAN y la LAN.

Número de patente 6.526.538

La presente invención es un decodificador de códigos de producto turbo capaz de decodificar esquemas de codificación multidimensionales. El decodificador puede implementarse en cualquier sistema de comunicación digital capaz de recibir un flujo codificado de datos. El decodificador está configurado para recibir valores de decisión suaves. El decodificador decodifica iterativamente los datos generando nuevos valores de diferencia suaves para cada iteración de eje de decodificación. Estos valores de diferencia suave representan el cambio en los valores de decisión suave después de cada iteración del eje. Los valores de diferencia suave de cada iteración de eje se suman luego con los valores de decisión suave originales al decodificar cada uno de los otros ejes. Después de cualquier iteración completa, es decir, después de que todas las dimensiones de los ejes se hayan decodificado una vez completa, los valores de diferencia anteriores para cualquier eje se descartan cuando ese eje se decodifica en iteraciones posteriores. En consecuencia, la misma información no se introduce continuamente en el decodificador durante cada iteración posterior, disminuyendo así la probabilidad de error y ofreciendo una mejora con respecto a los decodificadores anteriores. Además, utilizando una lógica de cálculo única del vecino más cercano, el decodificador de la presente invención es capaz de generar vecinos más cercanos válidos de manera más eficiente sin requerir el uso de una tabla de consulta, reduciendo así la cantidad de tiempo requerido para decodificar. Finalmente, el decodificador de la presente invención utiliza cuatro decodificadores dispuestos en paralelo junto con un esquema único de acceso a la matriz de memoria de modo que se puedan decodificar múltiples filas o columnas al mismo tiempo, aumentando así el tiempo de procesamiento de datos del decodificador con respecto al código de producto turbo anterior. decodificadores.

Número de patente 6.615.275

Un aparato para aumentar el acceso a datos a partir de datos del tipo que incluye al menos uno de entre un archivo, un objeto y un directorio en una red orientada a archivos/objetos comprende un dispositivo de compresión que tiene medios para determinar cuándo el procesamiento de dicha CPU alcanza un porcentaje predeterminado del procesamiento máximo. capacidad, y medios asociados operativamente con dichos medios determinantes para controlar la compresión de datos/objetos al alcanzar dicho porcentaje predeterminado de manera que ayude al procesamiento a caer por debajo de dicho porcentaje predeterminado.

Número de patente 6.753.711

Un circuito de bucle de bloqueo de fase sumador digital con control de banda lateral proporciona alta precisión y adquisición de alta velocidad en un sintetizador de frecuencia de bucle múltiple. Se utiliza un comparador de fase digital para controlar un oscilador controlado por voltaje en respuesta a entradas de múltiples bucles externos. Un circuito de control de barrido establece una condición de barrido inicial para proporcionar resolución de ambigüedades de bloqueo en los múltiples bucles externos. La selección de banda lateral se puede realizar seleccionando una salida invertida o no invertida del comparador de fase digital.

Número de patente 6.763.494

La presente invención es un decodificador de códigos de producto turbo que descodifica esquemas de codificación multidimensionales. El decodificador puede implementarse en cualquier sistema de comunicación digital que reciba un flujo codificado de datos. El decodificador está configurado para recibir valores de decisión suaves. El decodificador decodifica iterativamente los datos generando nuevos valores de diferencia suaves para cada iteración de eje de decodificación. Estos valores de diferencia suave representan el cambio en los valores de decisión suave después de cada iteración del eje. Los valores de diferencia suave de cada iteración de eje se suman luego con los valores de decisión suave originales al decodificar cada uno de los otros ejes. Después de cualquier iteración completa, es decir, después de que todas las dimensiones de los ejes se hayan decodificado una vez completa, los valores de diferencia anteriores para cualquier eje se descartan cuando ese eje se decodifica en iteraciones posteriores. En consecuencia, la misma información no se introduce continuamente en el decodificador durante cada iteración posterior, disminuyendo así la probabilidad de error y ofreciendo una decodificación mejorada. Además, al utilizar una lógica de cálculo única del vecino más cercano, el decodificador genera vecinos más cercanos válidos de manera más eficiente sin requerir el uso de una tabla de búsqueda, reduciendo así la cantidad de tiempo requerido para decodificar. Finalmente, el decodificador utiliza cuatro decodificadores dispuestos en paralelo junto con un esquema único de acceso a la matriz de memoria de modo que se puedan decodificar múltiples filas o columnas al mismo tiempo, aumentando así el tiempo de procesamiento de datos del decodificador.

Número de patente 6.937.560

Un método y aparato para acelerar selectivamente las comunicaciones de red proporciona una operación mejorada de las comunicaciones de red a través de canales con grandes retrasos, tales como un canal de comunicaciones por satélite. Un mecanismo de gestión de configuración proporciona una selección de configuración de aceleración para direcciones particulares de dispositivos que pueden comunicarse a través de los canales de comunicaciones. Se puede omitir la aceleración para direcciones o clases de dispositivos particulares dentro de la red y se pueden asignar prioridades, lo que permite un corte de aceleración cuando se alcanza un número umbral de sesiones. El método y el sistema también pueden permitir que una clase de sesión de mayor prioridad se adelante a una sesión de menor prioridad eliminando recursos de la sesión de menor prioridad y asignándolos a la sesión de mayor prioridad. Luego se reduce la velocidad de datos de la sesión de menor prioridad (debido a la ausencia de aceleración o al tamaño reducido del búfer) para reducir el flujo de tráfico.

Número de patente 7.039.846

Un método y aparato para decodificar una cadena codificada en bloques lineales de bits de información que comprende: convertir la cadena en una pluralidad de palabras en código. Realizar decisiones duras y blandas en cada palabra de código para generar un vector de decisión dura y blanda. Calcular el síndrome y encontrar la ubicación de los dos valores mínimos mediante la aritmética de campo de Galois. Designando estos valores LOW1 y LOW2 y xoring con un Nc1, generando así Nc2. Intercambiar Nc1 con Nc2 y determinar el valor de decisión suave más bajo, Min1 y el siguiente valor más bajo, Min2. Las dos ubicaciones de bits que crean Min1 se designan como MinA y MinB. MinA se reemplaza con Min2 menos el valor MinA. MinB se reemplaza con Min2 menos el valor en MinB. Generar una palabra de código de salida restando Min1 de todos los demás valores de ubicaciones de bits y 2 complementando todos los valores suaves con 0 en su ubicación. Creando el nuevo vector de valor suave. Algunas realizaciones incluyen un sistema y un método que organiza una palabra de código codificada. La palabra clave codificada tiene varios bits de palabra clave. El método recibe la palabra de código codificada, asigna múltiples bits de palabra de código a al menos una dirección de memoria en una pluralidad de direcciones de memoria y decodifica iterativamente la palabra de código recibida utilizando la pluralidad de direcciones de memoria en un orden predeterminado. El orden predeterminado se basa en una dimensión de la palabra de código recibida.

Número de patente 7.072.296

Las demandas de redes inalámbricas aumentan continuamente a medida que los proveedores de servicios inalámbricos buscan capacidades de servicio adicionales. En un sistema de comunicación celular, las líneas arrendadas entre sitios celulares remotos y las correspondientes Oficinas de Conmutación Móvil (MSO) siguen siendo un costo operativo importante. La reducción del ancho de banda mediante la identificación y eliminación de datos de carga útil e información de control que no necesitan replicarse completamente porque se puede deducir de la información accesible o transmitida previamente permite que menos líneas admitan el mismo ancho de banda. Se puede operar una puerta de enlace de acceso inalámbrico para agregar dichos datos redundantes y regenerables en un enlace de retorno entre un sitio celular inalámbrico y la oficina de conmutación móvil (MSO) correspondiente para proporcionar una reducción de ancho de banda sin pérdidas, de tipo específico y de baja latencia. La puerta de enlace de acceso inalámbrico identifica información regenerable y elimina partes de los datos que el dispositivo no necesita transmitir porque los datos son redundantes, o accesibles o recreables, en el lado receptor. De esta manera, el dispositivo de acceso permite que menos líneas transporten el tráfico de mensajes reducido transmitiendo sólo los datos no recreables y eliminando el tráfico de mensajes para información regenerable.

Número de patente 7.085.987

Un método y aparato para decodificar una cadena codificada en bloques lineales de bits de información que comprende: convertir la cadena en una pluralidad de palabras en código. Realizar decisiones duras y blandas en cada palabra de código para generar un vector de decisión dura y blanda. Calcular el síndrome y encontrar la ubicación de los dos valores mínimos mediante la aritmética de campo de Galois. Designando estos valores LOW1 y LOW2 y xoring con un Nc1, generando así Nc2. Intercambiar Nc1 con Nc2 y determinar el valor de decisión suave más bajo, Min1 y el siguiente valor más bajo, Min2. Las dos ubicaciones de bits que crean Min1 se designan como MinA y MinB. MinA se reemplaza con Min2 menos el valor MinA. MinB se reemplaza con Min2 menos el valor en MinB. Generar una palabra de código de salida restando Min1 de todos los demás valores de ubicaciones de bits y 2 complementando todos los valores suaves con 0 en su ubicación. Creando el nuevo vector de valor suave.

Número de patente 7.107.505

Arquitectura para mejorar la codificación/decodificación de información de un canal. Un flujo de bits de información entrante se organiza en una primera serie de bits de información. La primera serie de bits de información se procesa en un primer código de bits, bits que forman una pluralidad de primeras palabras de código que tienen una distancia mínima a eventos de error vecinos. Los bits seleccionados del primer código se reorganizan en una segunda serie de bits mediante rotaciones sucesivas intermitentes de los bits seleccionados del primer código. Luego se genera un segundo código a partir de la segunda matriz de bits para aumentar la distancia mínima a los eventos de error vecinos.

Número de patente 7.117.235

Un filtro de diezmado digital que tiene etapas de diezmado de respuesta de impulso finito (FIR) proporciona un rendimiento mejorado con respecto a un filtro diezmado de Hogenauer. El filtro comprende múltiples etapas integradoras seguidas de múltiples etapas diezmadoras FIR. Los ceros del filtro se pueden ajustar ajustando los coeficientes enteros de las etapas FIR, lo que proporciona capacidad de ajuste de la respuesta de corte, a diferencia de la respuesta sinc fija del filtro Hogenauer. Como resultado, se reduce el número de etapas necesarias para una pendiente particular, lo que reduce drásticamente la cantidad de circuitos digitales necesarios para implementar un diseño de filtro particular. El filtro mejorado es especialmente adecuado para su uso en etapas digitales de frecuencia intermedia (IF) en receptores y para aplicaciones basadas en código donde se desea una tasa de diezmado seleccionable y no se dispone de una multiplicación rápida.

Número de patente 7.117.418

Un método de decodificación turbo que utiliza información suave de entrada y salida. Un vector de datos se muestrea a partir de un canal de datos. Luego, el vector de datos se procesa para generar una palabra de código final de bits. Se genera un vector de confiabilidad final de valores de confiabilidad asociados con la palabra de código final, de manera que cada bit de la palabra de código final de bits tiene un valor de confiabilidad correspondiente en el vector de confiabilidad final. Los valores de confiabilidad correspondientes para una o más posiciones de bits de la palabra de código final se determinan mediante una diferencia de métricas de distancia, y los valores de confiabilidad correspondientes para una o más posiciones de bits de la palabra de código final se determinan utilizando una aproximación numérica.

Número de patente 7.213.042

Un bloque de procesamiento de frecuencia intermedia (IF) digital que incluye un filtro de diezmado que tiene etapas de diezmado de respuesta de impulso finito (FIR) proporciona un rendimiento mejorado con respecto a un filtro diezmado de Hogenauer. El filtro comprende múltiples etapas integradoras seguidas de múltiples etapas diezmadoras FIR. Los ceros del filtro se pueden ajustar ajustando los coeficientes enteros de las etapas FIR, lo que proporciona capacidad de ajuste de la respuesta de corte, a diferencia de la respuesta sinc fija del filtro Hogenauer. Como resultado, se reduce el número de etapas necesarias para una pendiente particular, lo que reduce drásticamente la cantidad de circuitos digitales necesarios para implementar un diseño de filtro particular. El filtro mejorado es especialmente adecuado para su uso en etapas IF digitales en receptores y para aplicaciones basadas en código donde se desea una tasa de diezmado seleccionable y no se dispone de una multiplicación rápida.

Número de patente 7.254.188

Un método y sistema para modular y detectar comunicaciones de símbolos de alta velocidad de datos proporciona un rendimiento superior en canales que tienen una eficiencia espectral fija. Se emplea una constelación de modulación de amplitud en cuadratura (QAM) y un mapeo optimizado para codificar/detectar una señal de comunicaciones y se proporciona corrección de errores utilizando técnicas de corrección de errores directas de alta velocidad. Se puede emplear un esquema de detección de probabilidad logarítmica y/o un detector de fase novedoso para mejorar aún más el rendimiento.

Número de patente 7.353.444

La presente invención implica un sistema de detección directa de errores, especialmente para uso con códigos de verificación de paridad de baja densidad. Una estructura SISO paralela permite que el decodificador procese múltiples ecuaciones de paridad al mismo tiempo. Hay un nuevo decodificador SISO que permite la actualización de los índices de probabilidad logarítmica en una sola operación, a diferencia de las dos pasadas tradicionalmente asociadas con los gráficos de Tanner. En el decodificador, hay una estructura de mapeo que alinea correctamente las estimaciones almacenadas, las diferencias almacenadas y los SISO. También existe la posibilidad de procesar múltiples instancias de los mismos datos que se procesan al mismo tiempo. Esta estructura gestiona las actualizaciones y las diferencias de forma que todos los cálculos sobre un único dato que se procesan en paralelo se incorporen correctamente en las nuevas estimaciones actualizadas.

Número de patente 7.356.752

Un módulo hipercodificador codifica un bloque de datos que tiene una pluralidad de subbloques. Cada subbloque incluye una pluralidad de palabras clave de código de bloque sistemático. Se agrega un subbloque de paridad al bloque. El subbloque de paridad es un primer subbloque girado un número predeterminado de bits. Cada subbloque subsiguiente en el bloque de n dimensiones se gira un número apropiado de bits y se aplica XOR bit a bit. Un método y aparato codificador que incluye el módulo hipercodificador recibe el bloque de datos. Una fila del bloque se genera inmediatamente y se codifica mediante un primer módulo según un primer esquema de codificación. Una columna es codificada por un segundo módulo según un segundo esquema de codificación. Se genera un segundo conjunto de datos codificados, se actualiza iterativamente y se genera mediante el segundo módulo. El módulo hipercodificador codifica hiperdiagonalmente los bits de información como se describe anteriormente y luego los emite.

Número de patente 7.359.926

Un sistema para la optimización de la replicación/sincronización de bases de datos incluye un primer dispositivo informático que tiene software para obtener el estado de condición de un objeto de base de datos y asociar un identificador único con dicho objeto de base de datos, para alterar la forma de los datos y asociar otro identificador único con dicho objeto de base de datos alterado, y para determinar el objeto de base de datos utilizando los identificadores únicos. El sistema puede recibir una solicitud de replicación para actualizar datos desde una segunda computadora para un objeto de base de datos en la segunda computadora en donde la solicitud contiene un identificador único que comparativamente equivale a uno de los identificadores en la primera computadora y envía una instrucción a la segunda computadora para realizar una alteración similar en los datos o enviar los cambios al objeto de la base de datos.

Número de patente 7.415.659

La presente invención implica un sistema de detección directa de errores, especialmente para uso con códigos de verificación de paridad de baja densidad. Una estructura SISO paralela permite que el decodificador procese múltiples ecuaciones de paridad al mismo tiempo. Hay un nuevo decodificador SISO que permite la actualización de los índices de probabilidad logarítmica en una sola operación, a diferencia de las dos pasadas tradicionalmente asociadas con los gráficos de Tanner. En el decodificador, hay una estructura de mapeo que alinea correctamente las estimaciones almacenadas, las diferencias almacenadas y los SISO. También existe la posibilidad de procesar múltiples instancias de los mismos datos que se procesan al mismo tiempo. Esta estructura gestiona las actualizaciones y las diferencias de forma que todos los cálculos sobre un único dato que se procesan en paralelo se incorporen correctamente en las nuevas estimaciones actualizadas.

Número de patente 7.421.638

Un método y aparato para decodificar una cadena codificada en bloques lineales de bits de información que comprende: convertir la cadena en una pluralidad de palabras en código. Realizar decisiones duras y blandas en cada palabra de código para generar un vector de decisión dura y blanda. Calcular el síndrome y encontrar la ubicación de los dos valores mínimos mediante la aritmética de campo de Galois. Designando estos valores LOW1 y LOW2 y xoring con un Nc1, generando así Nc2. Intercambiar Nc1 con Nc2 y determinar el valor de decisión suave más bajo, Min1 y el siguiente valor más bajo, Min2. Las dos ubicaciones de bits que crean Min1 se designan como MinA y MinB. MinA se reemplaza con Min2 menos el valor MinA. MinB se reemplaza con Min2 menos el valor en MinB. Generar una palabra de código de salida restando Min1 de todos los demás valores de ubicaciones de bits y 2 complementando todos los valores suaves con 0 en su ubicación. Creando el nuevo vector de valor suave.

Número de patente 7.543.072

Un sistema para realizar entrelazados simultáneos de múltiples flujos de datos a través de múltiples conexiones TCP/IP incluye una computadora que tiene software de optimización de flujos de datos para identificar la necesidad de intercambio de flujos de datos e iniciar software TCP/IP para permitir múltiples conexiones TCP/IP, en donde la optimización de flujos de datos El software es capaz de dividir de forma única los datos obtenidos, monitorear cada conexión TCP/IP establecida para determinar la disponibilidad de transmisión de datos y transmitir a través de al menos una de las conexiones TCP/IP en función de su disponibilidad los datos divididos a otra computadora que tiene software de optimización del flujo de datos en la misma. tener la capacidad de ensamblar los datos divididos recibidos de manera que puedan usarse fácilmente.

Número de patente 7.609.182

Los árboles de Huffman se pueden crear rápida y eficazmente clasificando una pluralidad de nodos por peso en una pila clasificadora de inserción, sacando los dos nodos con el peso más bajo de la pila clasificadora de inserción, formando un nodo de rama a partir de las entradas extraídas y colocando el nodo de rama en el clasificador de inserción.

Número de patente 7.720.094

Las demandas de redes inalámbricas aumentan continuamente a medida que los proveedores de servicios inalámbricos buscan capacidades de servicio adicionales. En un sistema de comunicación celular, las líneas arrendadas entre sitios celulares remotos y las correspondientes Oficinas de Conmutación Móvil (MSO) siguen siendo un costo operativo importante. La reducción del ancho de banda mediante la identificación y eliminación de datos de carga útil e información de control que no necesitan replicarse completamente porque puede deducirse de información accesible o transmitida previamente permite que menos líneas admitan el mismo ancho de banda. Se puede operar una puerta de enlace de acceso inalámbrico para agregar dichos datos redundantes y regenerables en un enlace de retorno entre un sitio celular inalámbrico y la oficina de conmutación móvil (MSO) correspondiente para proporcionar una reducción de ancho de banda sin pérdidas, de tipo específico y de baja latencia. La puerta de enlace de acceso inalámbrico identifica información regenerable y elimina partes de los datos que el dispositivo no necesita transmitir porque los datos son redundantes, o accesibles o recreables, en el lado receptor. De esta manera, el dispositivo de acceso permite que menos líneas transporten el tráfico de mensajes reducido transmitiendo sólo los datos no recreables y eliminando el tráfico de mensajes para información regenerable.

Número de patente 7.743.102

Un sistema para comprimir y descomprimir datos selectiva y automáticamente de una manera tal que el archivo de datos pueda representarse en una forma pseudonativa y de manera que el sistema pueda invocar un programa de aplicación de representación incluye un primer dispositivo basado en computadora que tiene software en el mismo. para determinar si un archivo de datos tiene una forma nativa sin comprimir y una forma comprimida al adjuntar, separar, recibir, representar y acceder al archivo de datos. El software comprime la forma nativa sin comprimir de los datos en un archivo adjunto, y el software para mejorar la presentación del archivo adjunto a un espectador en una forma pseudonativa, en donde el archivo adjunto permanece comprimido y se presenta para que aparezca en una forma nativa sin comprimir.

Número de patente 7.764.205

Se divulga un método y un sistema para descomprimir flujos de bits dinámicos codificados por Huffman.

Número de patente 7.890.751

Un sistema para aumentar el acceso a datos en un entorno de red de capa de conexión segura incluye una computadora servidor web que tiene un software de servidor de aceleración SSL (SSLAS) y una computadora cliente conectada comunicativamente a la computadora servidor web que tiene un software cliente de aceleración SSL operativamente asociado con la computadora cliente que se comunica. con el software SSLAS para recibir una copia de un certificado pseudo CA y una clave pública del software SSLAS y presentar el certificado pseudo CA al software del navegador web en la computadora cliente para su validación.

Número de patente 7.929.907

Un módem satelital remoto, junto con una configuración de dispositivo de mediación, propaga tramas a través de un enlace de retorno celular para preservar la trazabilidad de PRC al recibir una señal basada en tramas, en la que la señal basada en tramas se ajusta a una señal de temporización del concentrador operable para demarcar tramas en el señal basada en trama, e identifica un inicio de trama en la señal basada en trama recibida, de manera que el inicio de trama es independiente de la temporización de símbolo de la señal de temporización del concentrador. En respuesta al inicio de la trama, el módem genera un paquete de temporización correspondiente a una señal de temporización remota y reenvía el paquete de temporización y la señal basada en trama, en el que el paquete de temporización sirve para decodificar la señal basada en trama correspondiente a la señal de temporización del concentrador. utilizando la señal de sincronización remota.

Número de patente 7.991.373

Un sistema de filtrado de señales para un sistema de reutilización de frecuencias. Una primera implementación puede incluir una señal de banda base de enlace descendente, acoplada a un filtro de ancho de banda de enlace descendente, que incluye una señal recibida compuesta que incluye al menos una señal de interferencia y una señal de interés, teniendo cada una un ancho de banda compuesto, un primer ancho de banda y un segundo ancho de banda, respectivamente. . Puede incluirse una señal de banda base de enlace ascendente, acoplada a un filtro de ancho de banda de enlace ascendente, que tenga una réplica de la señal de interferencia correspondiente a la señal de interferencia y que tenga un ancho de banda de interferencia. Un módulo de procesamiento de banda base puede acoplarse con el filtro de ancho de banda de enlace descendente y el filtro de ancho de banda de enlace ascendente y puede configurarse para cancelar la señal de interferencia de la señal recibida compuesta usando la réplica de la señal de interferencia. El filtro de ancho de banda del enlace descendente puede configurarse para reducir el ancho de banda compuesto y el filtro de ancho de banda del enlace ascendente puede configurarse para reducir el ancho de banda de interferencia.

Número de patente 8.022.781

Un sistema de redundancia para un sistema de telecomunicaciones cocanal y métodos relacionados. Las implementaciones del sistema de redundancia pueden incluir al menos un primer modulador y un segundo modulador que tiene un asignador de símbolos acoplado a una señal de bits en paralelo. El asignador de símbolos puede configurarse para encaminar cada uno de una pluralidad de bits paralelos recibidos a través de la señal de bits paralelos a una pluralidad de señales de bits significativos. En una primera implementación, se puede usar una pluralidad de multiplexores de señales de bits significativos para conmutar la pluralidad de señales de bits paralelas para permitir que los moduladores primero y segundo funcionen en modo redundante u operativo. En una segunda implementación, se pueden usar un codificador de símbolos preasignados (PMSI) y un decodificador PMSI para transmitir la pluralidad de señales de bits significativos a través de un bus de interfaz como una señal de velocidad de datos dual (DDR) real y una señal DDR imaginaria.

Número de patente 8.028.125

Se divulga un método y sistema para detectar cadenas coincidentes en una cadena de caracteres utilizando memoria direccionable de contenido.

Número de patente 8.046.532

Se divulga un método y sistema para detectar cadenas coincidentes en una cadena de caracteres utilizando memoria direccionable de contenido usando coincidencias primarias y secundarias.

Número de patente 8.060.646

Un sistema de transmisión de paquetes de telecomunicaciones adaptativo. Las implementaciones pueden incluir un motor de compresión configurado para comprimir un encabezado de al menos un paquete sin comprimir y para enviar al menos un paquete comprimido correspondiente a al menos un paquete sin comprimir a través de un canal de comunicación acoplado al motor de compresión. Se puede incluir una calculadora de frecuencia de actualización que esté configurada para recibir al menos un error y al menos un éxito de un motor de descompresión y calcular una frecuencia de actualización adaptativa basada en al menos un error o al menos un éxito. La calculadora de frecuencia de actualización se puede configurar para comunicar una frecuencia de actualización adaptativa al motor de compresión. El motor de compresión puede configurarse para transmitir al menos un paquete sin comprimir a través del canal de comunicación de acuerdo con la frecuencia de actualización adaptativa recibida de la calculadora de frecuencia de actualización.

Número de patente 8.106.797

Se divulga un método para asignar códigos a árboles de Huffman y reparar árboles de Huffman no válidos utilizando un delta calculado y moviendo nodos dentro del árbol de Huffman ajustando sus entradas de registro de codificación.

Número de patente 8.107.515

Un módem de procesamiento de ráfagas. Las implementaciones pueden incluir un lado de recepción que incluye un canalizador adaptado para procesar una pluralidad de canales y escribir una pluralidad de tramas en una matriz de RAM de recepción. Se puede adaptar una máquina de estado de cuadro de recepción para generar una señal de temporización usando un plan de tiempo de ráfaga para la pluralidad de cuadros. Un demodulador puede acoplarse con la matriz de RAM de recepción y adaptarse para leer de la matriz de RAM de recepción sólo una o más ráfagas de la pluralidad de tramas indicadas por la señal de temporización. Un lado de transmisión puede incluir un modulador acoplado con una máquina de estado de trama de transmisión, con una matriz de RAM de transmisión y un banco combinador. El banco combinador puede leer la pluralidad de canales modulados de la matriz de RAM de transmisión y ensamblar una pluralidad de tramas usando una señal de temporización generada a partir de un plan de tiempo de ráfaga por la máquina de estado de trama de transmisión.

Número de patente 8.108.546

Un sistema de encapsulación de datos y métodos relacionados. Las implementaciones pueden incluir: formar al menos una trama que tenga una carga útil de datos, una secuencia de datos y uno o más bytes de control; evaluar los datos que se almacenarán en la carga útil de datos y establecer un valor de uno o más bytes de control, donde el valor de uno o más bytes de control puede ser igual a: un primer valor de byte de control donde uno o más valores de los datos corresponden con el primer valor del byte de control; un segundo valor de byte de control que indica un tamaño de los datos; o un tercer valor de byte de control donde uno o más valores de los datos continúan más allá del marco. El valor de cada uno de los uno o más bytes de control para cada una de las al menos una trama puede ser igual al primer, segundo o tercer valor del byte de control.

Número de patente 6.859.641

Un cancelador de interferencia adaptativo para cancelar una señal de interferencia correspondiente a una versión retardada, traducida en frecuencia, con amplitud y desplazamiento de fase de una señal transmitida contenida en una señal recibida compuesta transmitida a través de un sistema de retransmisión tal como un transpondedor de satélite. El cancelador convierte digitalmente la señal recibida y una réplica local de la señal transmitida de IF a banda base, aplica un retardo variable y una compensación de frecuencia a la réplica como un retardo aproximado y una corrección de frecuencia, y realiza un seguimiento fino del retardo, la amplitud y las diferencias de fase mediante un sistema adaptativo. Filtro de respuesta de impulso finito para generar una señal de cancelación correspondiente a la versión retardada y desplazada en frecuencia. Un proceso de potencia de salida mínima produce una señal de error que impulsa el retardo variable y el filtro adaptativo para minimizar la potencia en la señal de interés para maximizar la cancelación de la señal de interferencia.

Número de patente 6.907.083

Se divulga un aparato para separar contenidos de frecuencia de una señal de entrada. El aparato comprende una pluralidad de etapas de división de frecuencia, incluyendo cada etapa uno o más pares de convertidores ascendentes y descendentes. Un par de convertidor ascendente y descendente sirve (i) para recibir una señal de entrada compleja que representa un ancho de banda de entrada y (ii) para emitir una primera señal de salida compleja que representa una porción superior del ancho de banda de entrada y una segunda señal de salida compleja que representa un porción inferior del ancho de banda de entrada. La parte superior y la parte inferior son contiguas y juntas representan la parte del ancho de banda de entrada.

Número de patente 7.228.104

Un cancelador de interferencia adaptativo para cancelar una señal de interferencia correspondiente a una versión retardada, traducida en frecuencia, con amplitud y desplazamiento de fase de una señal transmitida contenida en una señal recibida compuesta transmitida a través de un sistema de retransmisión tal como un transpondedor de satélite. El cancelador convierte digitalmente la señal recibida y una réplica local de la señal transmitida de IF a banda base, aplica un retardo variable y una compensación de frecuencia a la réplica como un retardo aproximado y una corrección de frecuencia, y realiza un seguimiento fino del retardo, la amplitud y las diferencias de fase mediante un sistema adaptativo. Filtro de respuesta de impulso finito para generar una señal de cancelación correspondiente a la versión retardada y desplazada en frecuencia. Un proceso de potencia de salida mínima produce una señal de error que impulsa el retardo variable y el filtro adaptativo para minimizar la potencia en la señal de interés para maximizar la cancelación de la señal de interferencia.